CN1627740A

CN1627740A - 通信设备

Info

Publication number: CN1627740A
Application number: CNA2004100050064A
Authority: CN
Inventors: 堺贵久; 水口裕二; 梅井俊智; 胜田升
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2003-12-10
Filing date: 2004-02-12
Publication date: 2005-06-15
Also published as: KR20050056839A; JP2005175827A; US6839006B1; CA2456848A1; EP1553703A1

Abstract

一种用于传输包括至少一个双相编码数据部分的输入数据的通信设备，包括：S/P转换器(120)、定时检测器(130)、变换单元以及D/A转换器(110)。S/P转换器(120)在不同定时中将输入数据按每两位从串行转换为并行，由此输出两种并行数据。根据输入数据，定时检测器(130)检测对应于双相编码之前数据部分的位之间边界的定时。根据定时检测器的检测结果，选择器(140)选择从S/P转换器(120)输出的两种并行数据中任一种。

Description

通信设备

技术领域

本发明涉及通信设备，更具体地涉及一种利用模拟信号传送包括至少一个双相编码部分的输入数据的通信设备。

背景技术

传统地，为了在两个设备之间传送数字音频数据，通常使用双相编码。在索尼/飞利浦数字接口(S/PDIF)的格式中定义了双相编码的一个例子。如图6所示，在双相编码中，通过两个逻辑值来表示原始数据的每位。在双相编码之后，原始数据逻辑值“1”表示发生在一个位周期中点处的状态转变(例如0到1，或者1到0)，而原始数据逻辑值“0”表示在中点处不存在状态转变(例如，0到0或者1到1)。而且，在原始数据位之间的边界处，总是使逻辑值改变(即，在双相编码之后，如果以前的值为0，逻辑值变为1，以及如果以前的值为1，逻辑值变为0)。

同样地，双相编码总是在原始数据位之间的边界改变逻辑值。因此，即使在原始数据具有连续的0或者1的情况下，接收设备可以很容易地从传送数据中再现时钟信号，而不要求传输任何附加时钟信号。

通常，在设备之间传送的数据包括音频数据，该音频数据以上述方式被双相编码，并且被增加具有用于建立此音频数据同步的8位前同步码(其对应于双相编码前的原始数据的4位)。对前同步码不进行双相编码，并且前同步码的位串包括三个或者多个连续的0或者1。相比较，正如以上所述，因为逻辑值总是在原始数据位之间的边界被改变，所以双相编码数据从不包括这样三个或者多个连续的0或1。因为，通过确定是否接收到三个连续的0或1，接收设备可以很容易地将音频数据部分和前同步码部分区分开。预先提供多种前同步码模式，例如一种可表示块头部(B同步码)，一种可表示R信道子帧头部(M前同步码)，以及一种可表示L信道子帧头部(W前同步码)。图7示出了使用在S/PDIF中的头部模式(B头部、M头部和W头部)。因为总是在S/PDIF帧的头部部分和数据部分之间的边界处使编码反向，所以，每个头部根据以前的编码具有两种模式。

近年来已经用来通过单板LAN在车载设备之间实现数据传递的一个通信协议的例子是面向媒体系统传输(MOST)。如图8所示，在MOST中，数据以若干个帧的单元(MOST帧)传送，以及对数据部分施加上述双相编码。

S/PDIF以及MOST是被优化用来通过使用塑料光纤(POF)进行数据传送的通信协议，但是铜线(例如双绞线和同轴缆线)也可以作为传输介质。使用这种铜线的一个优点是容易控制。

即使使用双相编码数据传送具有不需要传送时钟信号的优点，但是它具有为了实现一定数据传送速度而要求增加传输带宽的缺点。例如，在MOST中，为了实现25Mbps的有效传送速度，要求50Mbps的数据传送速度。因此，如果从车载设备输出的双相编码传输数据正如用铜线发送时，不能忽略来自铜线的电磁辐射影响，即使双绞线(很少可能具有外在影响)被用作传输介质。

解决上述问题的一个方案是：在预定信号电平处变换由双相编码数据构成的传输数据，以便传输数据的两位被作为一个码元(symbol)来传输(例如，参考国际公开号02/30075)。

图10示出了一个使用上述方案的通信系统的例子。在图10中，有多个帧构成的输入数据(双相编码串行数据)102首先被提供给一个设备的发送单元10。通过S/P转换器104将此输入数据从串行转换为并行，以变成两位并行数据。编码器106在预定信号电平处变换从S/P变换器104顺序输出的两位数据，以便两位数据被作为一个码元。

参考图11至图13，下面描述编码器106的操作。

正如图11所示，在设备中的传送单元10的编码器106在八个信号电平中的任何一个处变换从S/P转换器104顺序输出的两位数据，以便按每个码元改变极性。其中两位数据被变换的信号电平取决于紧接前面的变换结果。在一个具体例子中，根据紧接前面的码元的信号电平以及将要变换的传输数据，参考图12所示的表来确定其中传输数据将被变换的信号电平。这样，例如，编码器106的处理结果如图13所示。

编码器106的处理结果通过数字滤波器108被提供给D/A转换器110，D/A转换器110将它们转换成模拟信号。此模拟信号通过低通滤波器112和差分驱动器114输出给双绞线20。

通过双绞线传送的模拟信号再通过包括在另一设备的接收单元30中的差分接收器304被提供给A/D转换器306。根据A/D转换器306的输出，同步处理单元308再生时钟信号。A/D转换器306的输出再通过数字滤波器310被提供给决策处理单元312。决策处理单元312确定预定信号电平中的一个作为其中分配给A/D转换器306的输出的信号电平。根据确定结果，解码器314输出串行数据。此串行数据与输入数据102是相同的。

在这种方式下，输入数据102的每两位被变换为在预定信号电平中的一个的一个码元用来传输。借此，与在一位被作为一个码元来传输的情况相比，码元速率可被压缩一半，因此减少了电磁辐射。而且，如图11所示，通过执行此变换以便按每个码元总是使信号电平的极性反向，传输信号总是包括等于码元频率一半的频率部分。因此，在接收设备中可实现更可靠的时钟再生。

但是，本发明的发明人研究发现：上述传统的通信系统具有一个缺点，其使得发射噪声的程度可以依据串行-并行转换的定时而不同，这将在以下进行描述。

如图14所示，有两种定时用于双相编码数据的串行-并行转换。即，第一定时对应于双相编码前的数据位之间的边界，而第二定时并不对应于双相编码前的数据位之间的边界。在图10所示的通信系统中，没有确定S/P转换器104在哪个定时中进行串行-并行转换，因此，在第一定时中转换的概率和在第二定时中转换的概率都是1/2。

这里，在图14中，通过在第一定时中串行-并行转换所获得的并行数据的两位是“00”，“01”，“10”以及“11”四对其中之一。当根据图12所示的规则变换此并行数据时，传输波形可以是如图15中所示的八个信号电平其中一个。

另一方面，在图14中，因为双相编码的特性，通过在第二定时中串行-并行转换所获得的并行数据的两位是“01”和“10”两者之一。当根据图12所示的规则变换此并行数据时，输出波形变得如图16A或者16B所示，这取决于状态。

这里，与图15和16A所示的传输波形相比，如图16B所示的传输波形具有较高的概率，以致于信号电平从+7变化到-7(或者从-7到+7)。当信号电平在+7和-7之间交替变化时，来自双绞线的噪声变得最大。因此，与图15和16A所示的传输波形相比，图16B所示的传输波形不是优选的。特别地，当双相编码前的数据具有若干个连续的0时，在第二定时中通过串行-并行转换所获得的并行数据具有交替重复的“01”和“10”，以及当这种并行数据根据如图12所示的规则进行变换时，信号电平在+7和-7之间交替变化，如上所述，这不是优选的。

发明内容

因此，本发明的目的在于提供一种能减少交替重复最大信号电平和最小信号电平的发生的通信设备。

本发明采用下面的结构解决上述问题。

本发明的通信设备包括：S/P转换器，用于在不同定时将输入数据按每两位从串行数据转换为并行数据，以及输出两种并行数据；定时检测器，用于根据输入数据检测对应于双相编码前数据部分的位之间的边界的定时；选择器，用于根据定时检测器的检测结果选择从S/P转换器输出的两种并行数据中的其中一种；变换单元，用于在多个信号电平中的任何之一顺序变换由选择器选择的并行数据的每两位；以及D/A转换器，用于根据变换单元的变换结果输出模拟信号。

可选地，S/P变换器根据由定时检测器所检测的检测结果可以将输出数据转换为并行数据。

进一步可选地，输入数据可以具有插入其中的头部部分，以及定时检测器可以通过检测在输入数据中的头部部分检测定时。

进一步可选地，定时检测器可以通过检测在输入数据中的两个连续相同编码的一部分来检测定时。

进一步可选地，在从S/P转换器输出的两种并行数据中，选择器可以选择在对应于双相编码前的数据部分的位之间的边界的定时中通过串行-并行转换所获得的并行数据。

更进一步可选地，输入数据可以由若干个MOST帧构成。

根据本发明，选择器根据定时检测器的检测结果选择用于串行-并行转换的定时，由此限制噪声的量。

特别地，当从两个定时中选择对应于双相编码前的数据部分的位之间的边界的定时时，加宽了信号电平可以取值的范围。这可以提供了以下附加效果，即减小了信号电平在最大电平和最小电平之间交替变化的概率。

通过下面结合附图对本发明的详细描述，本发明的目的、特征、方面和优点将变得更加明显。

附图简述

图1示出了根据本发明一个实施例的通信设备的结构的方框图；

图2示出了S/P转换器的结构的方框图；

图3示出了对应于双相编码前的位之间的边界的定时的示意图；

图4示出了用于描述对应于双相编码前位之间的边界的定时可以通过检测一个头部部分而检测的示意图；

图5示出了用于描述对应于双相编码前的位之间的边界的定时可以通过检测两个连续相同编码的一部分而检测的示意图；

图6示出了用于描述双相编码的示意图；

图7示出了用于描述S/PDIF帧的头部部分的模式的示意图；

图8示出了MOST帧结构的示意图；

图9示出了被输入到差分驱动器114的信号波形的一个例子的示意图；

图10示出了用于描述传统通信设备的结构的方框图；

图11示出了用于描述在传统通信系统中由编码器所执行的一个变换操作的示意图；

图12示出了用于描述在传统通信系统中由编码器所执行的一个变换操作的另一示意图；

图13示出了在传统通信系统中编码器的输出的一个例子的示意图；

图14示出了在传统通信系统中用于串行-并行转换的定时的示意图；

图15示出了当在如图14所示的第一定时执行串行-并行转换时的传输波形的示意图；以及

图16A和16B示出了当在如图14所示的第二定时执行串行-并行转换时的传输波形的示意图。

具体实施方式

下面描述本发明的一个实施例。在图1中，本实施例的通信设备12包括S/P转换器120、定时检测器130、选择器140、编码器106、数字滤波器108、D/A转换器110、低通滤波器112、以及差分驱动器114。请注意：在图1中与图10所示通信系统相同的部件被提供相同的参考编号，并且在此不做描述。

正如图10，将S/PDIF帧构成的输入数据(双相编码的串行数据)提供给通信设备12。S/P转换器120在不同的定时中将此串行数据按每两位从串行转换为并行，由此，输出两种并行数据。

图2示出了S/P转换器120的结构。S/P转换器120包括两个触发器电路和一个锁存电路，用于在不同定时中输出按每两位从串行转换到并行的两种并行数据。S/P转换器120的结构并不局限为图2所示结构，可以采用具有类似功能的其它任意结构。

定时检测器130检测对应于双相编码前数据部分的位之间的边界的定时。具体地，通过图3的黑色箭头表示定时。有多种方案用于定时检测器130来检测这些定时。一种方案是检测头部部分，而另一种方案是检测两个连续相同编码的一部分。下面具体地描述这两种方案。

正如图4所示，每个S/PIF帧有一个插入在预定位置的头部部分。因此，在一个方案中，通过从输入数据102检测头部部分，例如，可以检测头部部分和数据部分之间的边界。此边界对应于双相编码之前若干位之间的边界。这样，通过从输入数据102检测头部部分，定时检测器130可以很容易地检测对应于双相编码之前数据部分的若干位之间的边界的定时。

同时，如图4所示，双相编码数据的编码总是在对应于双相编码之前数据部分的若干位之间的边界的定时中被反转。考虑到此，在其它方案中，定时检测器130检测两个连续相同编码的一部分，如图5所示。因为检测的两个位的边界没有对应于双相编码之前数据部分的位之间的边界，所以可以检测对应于双相编码前数据部分的位之间的边界的定时。对于没有头部部分的数据(例如，双相编码数据)的传输，此方案是特别有效的。

根据定时检测器130的检测结果，选择器140选择从S/P转换器120输出的第一和第二并行数据中两者之一。更具体地，在第一和第二并行数据中，选择在对应于双相编码之前数据部分的位之间的边界的定时中从串行转换到并行的一个数据。

因而，在由编码器106根据图12所示的规则变换选择的并行数据之后，从通信设备12最终发送的模拟信号的传输波形如图15所示。因此，可以防止其中信号电平如图16B所示在+7和-7之间交替变化的状态。

特别地，当双相编码之前的数据具有若干个连续0时，“00”和“11”从选择器140交替输出。因此，即使当数据根据图12所示的规则进行变换时，也可以防止信号电平在+7和-7之间交替变化的状态。

正如以上所述，根据本实施例，可以防止其中信号电平如图16B所示在+7和-7之间交替变化的状态。因此，可以稳定发射噪声的量。

在本实施例中，由选择器140根据定时检测器130的检测结果选择从S/P转换器120输出的第一和第二并行数据的其中之一。本发明并不局限于此。这就是说，本发明可以也适用于下面情况，即没有提供选择器、以及S/P转换器120根据定时检测器130的检测结果将输入数据102转换为并行数据。

而且，由编码器106根据图12所示的规则进行变换。本发明并不局限于此，而可以适用于下面情况，即执行变换以便传输码元的每个位模式具有与信号电平一对一的对应关系。

更进一步，在本实施例中，描述了传输由若干S/PDIF帧构成的输入数据102的情况。本发明并不局限于此，而可以一般地适用于下面情况，即传输具有至少一个双相编码数据部分的串行数据。

更进一步地，不管将被传输的串行数据是否具有一个头部部分，都可适用本发明。当通过利用本发明来传输具有头部部分的串行数据时，头部部分的位数优选地为偶数。这是因为在本发明中，串行数据按每两位从串行转换为并行，以及，因此，如果头部部分的位数是奇数时，用于串行-并行转换的适当定时不得不对于每帧而改变。换句话说，对于一个帧的数据部分的串行-并行转换的适当定时并不适合下次其它帧的数据部分的串行-并行转换。相比较，如果头部部分的位数是一个偶数，一旦建立一个用于串行-并行转换的适当定时，此后在那个适当定时可以经常执行串行-并行转换，而不需要定时的任何变化。

不必说，以上也适用于其中将被传输的串行数据仅由双相编码数据部分构成的情况。即，也在这种情况下，一旦建立一个用于串行-并行转换的适当定时，此后在那个适当定时可以经常执行串行-并行转换而，不需要定时的任何变化。

更进一步，在本实施例中，提供数字滤波器108和低通滤波器112，以便如图1所示在其间加入D/A转换器110。但是，可以省略这些滤波器。在这种情况下，输入到差分驱动器114的信号波形不如图15中所示波形那样平滑，而是阶式的，如图9所示。

虽然本发明已被详细地描述，但是上述说明在所有方面都是示例性的，而并非限制性的。可以理解的是，在不偏离本发明的范围的情况下，可以设计许多其它修改或者变型。

Claims

1.一种通信设备，用于传输包括至少一个双相编码数据部分的输入数据，该通信设备包含：

定时检测器，用于根据该输入数据检测对应于双相编码之前该数据部分的位之间边界的定时；

S/P转换器，用于根据该定时检测器的检测结果，将该输入数据按每两位从串行数据转换为并行数据；

变换单元，用于在多个信号电平的任何之一顺序变换从该S/P转换器输出的该并行数据；以及

D/A转换器，用于根据该变换单元的变换结果输出模拟信号。

2.根据权利要求1的通信设备，其中：

该输入数据具有一个插入其中的头部部分，以及

该定时检测器通过检测该输入数据中的该头部部分来检测该定时。

3.根据权利要求2的通信设备，其中：

该头部部分的位数为偶数。

4.根据权利要求1的通信设备，其中：

该定时检测器通过检测在该输入数据中的两个连续相同编码的一部分来检测该定时。

5.根据权利要求1的通信设备，其中：

该输入数据由若干个MOST帧构成。

6.一种通信设备，用于传输包括至少一个双相编码数据部分的输入数据，该通信设备包含：

S/P转换器，用于在不同定时中将该输入数据按每两位从串行数据转换为并行数据，并输出两种并行数据；

定时检测器，用于根据该输入数据检测对应于双相编码之前该数据部分的位之间的边界的定时；

选择器，用于根据该定时检测器的检测结果，选择从该S/P转换器输出的两种并行数据的其中一种；

变换单元，用于在多个信号电平的任何之一顺序变换由该选择器选择的并行数据的每两位；以及

D/A转换器，用于根据该变换单元的变换结果输出模拟信号。

7.根据权利要求6的通信设备，其中：

该输入数据具有一个插入其中的头部部分，以及

8.根据权利要求7的通信设备，其中：

该头部部分的位数为偶数。

9.根据权利要求6的通信设备，其中：

10.根据权利要求6的通信设备，其中：

该输入数据由若干个MOST帧构成。

11.根据权利要求6的通信设备，其中：

在从该S/P转换器输出的两种并行数据中，该选择器选择通过在对应于双相编码之前的数据部分的位之间边界的定时中的串行-并行转换所获得的并行数据。

12.根据权利要求11的通信设备，其中：

该输入数据具有一个插入其中的头部部分，以及

该定时检测器通过检测在该输入数据中的该头部部分来检测该定时。

13.根据权利要求12的通信设备，其中：

该头部部分的位数为偶数。

14.根据权利要求11的通信设备，其中：

该定时检测器通过检测该输入数据中的两个连续相同编码的一部分来检测该定时。

15.根据权利要求11的通信设备，其中：

该输入数据由若干个MOST帧构成。