CN1845059A - 具有共享的高速缓存地址空间的数据存储系统及其操作方法 - Google Patents

具有共享的高速缓存地址空间的数据存储系统及其操作方法 Download PDF

Info

Publication number
CN1845059A
CN1845059A CNA2006100584944A CN200610058494A CN1845059A CN 1845059 A CN1845059 A CN 1845059A CN A2006100584944 A CNA2006100584944 A CN A2006100584944A CN 200610058494 A CN200610058494 A CN 200610058494A CN 1845059 A CN1845059 A CN 1845059A
Authority
CN
China
Prior art keywords
adapter
mentioned
memory
storage
cache
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006100584944A
Other languages
English (en)
Other versions
CN100545797C (zh
Inventor
I·D·贾德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Google LLC
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1845059A publication Critical patent/CN1845059A/zh
Application granted granted Critical
Publication of CN100545797C publication Critical patent/CN100545797C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L67/00—Network arrangements or protocols for supporting network services or applications
    • H04L67/01—Protocols
    • H04L67/10—Protocols in which an application is distributed across nodes in the network
    • H04L67/1097—Protocols in which an application is distributed across nodes in the network for distributed storage of data in networks, e.g. transport arrangements for network file system [NFS], storage area networks [SAN] or network attached storage [NAS]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/084—Multiuser, multiprocessor or multiprocessing cache systems with a shared cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/28—Using a specific disk cache architecture
    • G06F2212/283—Plural cache memories
    • G06F2212/284—Plural cache memories being distributed

Abstract

一种用于具有多个节点的对等网络的节点的装置，包括：一个或多个I/O适配器；高速缓存组件；一个或多个节点间路由选择组件；存储映象组件，用于向I/O适配器呈现跨多个存储元件映象的单个地址空间，其中每个存储元件都与该高速缓存组件相关联；以及直接存储器存取组件，用于代表I/O适配器经由存储映象组件对存储元件执行存储操作。

Description

具有共享的高速缓存地址空间的数据存储系统 及其操作方法
技术领域
本发明涉及计算机数据存储系统的领域，尤其涉及需要扩展的可扩缩性的存储系统(例如，用于存储区域网络的块存储控制器)。
背景技术
现代存储系统提供增加的存储容量以满足来自主计算机系统应用的用户需求。已知并使用各种存储设备配置来满足对更高存储容量、性能和可用性的需求。
图1中示出了根据该技术的示例性配置。如图1所示，一种可用于满足对增加的容量和可靠性的需求的存储配置是使用多个较小的存储模块，这些模块被配置成在发生故障的情况下确保数据完整性和连续的可用性。在这样的冗余系统中，由于冗余的使用，而可在存储子系统自身中自动地从多种类型的故障恢复。这样的冗余子系统的示例包括具有在图1中示意性地示为112和114的廉价磁盘冗余阵列(RAID)的双控制器。
典型的存储系统具有管理存储器并向存储器提供用于I/O的上游接口的两个存储设备控制器108、110。存储设备控制器可管理例如用于一个或多个主机系统的存储设备阵列。存储控制器可用于使存储设备112、114的阵列对于主机系统102、104显现为单个高容量存储池。
许多现代的存储系统被配置在能够由主计算机102、104访问存储器的存储区域网络内，其通过通信链路被控制。存储区域网络(SAN)是这样的网络，即其主要目的是在诸如主机102、104的计算机系统与位于例如存储设备112、114的存储子系统内的存储元件之间传送数据。在SAN中，在允许在通信基础设施所支持的距离内在存储子系统和主计算机之间建立通信的高速网络内，可集中化并互连存储设备。SAN可在主机之间共享或者专用于一个主机。其可以是本地的，或者可在地理距离之上延伸。
SAN使存储器能够存在于主机外部并且被集中于其他位置。这使得存储器和数据可在多个主机之间共享。数据共享使能由多个计算机平台或主机访问公用数据以便进行处理。
SAN的主机基础设施可包括主机平台的混合。存储器基础设施包括连接到SAN网络的存储设备。SAN可将存储器接口互连为多种网络配置。
典型的SAN使用所谓的结构(fabric)106来连接设备。结构是用于描述使用互连实体连接主机和存储子系统的基础设施的术语，其中的互连实体诸如交换机、路由器、导控器、网络集线器和网关。不同类型的互连实体允许构建规模可变的网络。
转到存储控制器108、110，在本领域内，公知传统控制器包括高速缓冲存储器以利用电子存取速度。这样的高速缓冲存储器可例如以DRAM技术来实现。在操作时，高速缓冲存储器116、118为与控制器108、110接收到的I/O请求相关联的数据提供临时存储。
高速缓冲存储器和I/O端口与各个控制器的直接关联通常是实现存储子系统的性能、容量和主机连通性的可扩缩性方面的限制因素，因此期望提供一种可解决此问题的布置、装置、方法或计算机程序。
已知使控制器成对，以便以通过任何一个控制器访问数据的能力来实现更高的可用性，但是这些系统的容量和性能的可扩缩性内在地受到限制。因此，还需要克服此限制。
发明内容
在第一方面，本发明提供一种用于具有多个节点的对等网络的节点的装置，该装置包括：一个或多个I/O适配器；高速缓存组件；一个或多个节点间路由选择组件；存储映象组件，用于向所述I/O适配器呈现跨多个存储元件映象的单个地址空间，其中每个存储元件都与上述高速缓存组件相关联；以及直接存储器存取组件，用于代表所述I/O适配器经由所述存储映象组件对所述存储元件执行存储操作。
优选地，上述I/O适配器包括主机系统适配器。
优选地，上述I/O适配器包括数据存储设备适配器。
优选地，上述网络包括光纤通道结构。
优选地，上述网络包括存储区域网络。
优选地，上述存储区域网络包括存储器虚拟化控制器。
优选地，该装置包括逻辑装置，并且该逻辑装置优选地包括可编程逻辑元件。
优选地，上述数据存储设备适配器可与存储器阵列合作。
优选地，上述存储器阵列包括RAID阵列。
在第二方面，本发明提供一种对节点的对等网络中的节点进行操作的方法，该节点包括一个或多个I/O适配器、高速缓存组件和存储映象组件；该方法包括步骤：由存储映象组件向所述I/O适配器呈现跨多个存储元件映象的单个地址空间，其中每个存储元件都与上述高速缓存组件相关联；以及由直接存储器存取组件代表所述I/O适配器经由所述存储映象组件对所述存储元件执行存储操作。
优选地，上述I/O适配器包括主机系统适配器。
优选地，上述I/O适配器包括数据存储设备适配器。
优选地，上述网络包括光纤通道结构。
优选地，上述网络包括存储区域网络。
优选地，上述存储区域网络包括存储器虚拟化控制器。
优选地，该装置包括逻辑装置，并且该逻辑装置优选地包括可编程逻辑元件。
优选地，上述数据存储设备适配器可与存储器阵列合作。
优选地，上述存储器阵列包括RAID阵列。
在第三方面，本发明提供一种包括计算机程序代码的计算机程序，当该计算机程序代码被加载到计算机系统内并且在其上执行时，使所述计算机执行根据第二方面的方法的步骤。优选地，第二方面的方法的优选步骤以第三方面的程序代码步骤实现。
因此，本发明提供了一种通过在对等网络内将多个模块化控制器连接在一起来扩缩存储子系统的性能、容量和主机连通性，其中在该对等网络内高速缓冲存储器地址空间可被公共寻址。
附图说明
现在将参照附图仅以示例的方式描述本发明的优选实施例，在附图中：
图1示出根据现有技术的包含一对冗余控制器的典型存储子系统配置；
图2示出根据本发明的优选实施例的装置；
图3示出根据此优选实施例的包括进行通信的一对控制器的装置的示例性布置；以及
图4示出根据优选实施例的装置的布置的操作方法。
具体实施方式
图1中示出如上文所述的根据现有技术的具有主机、结构(fabric)、具有高速缓冲存储器和存储设备的一对控制器的典型存储子系统配置。
图2中示出根据本发明的优选实施例的装置200。节点200可在对等网络(未示出)内操作，且其包括主机适配器216、高速缓冲存储器220、设备适配器222和CPU 212。I/O适配器216和222、高速缓冲存储器220和CPU 212通过节点内总线224链接。
存储映象组件214可操作地向I/O适配器216和222呈现跨多个高速缓冲存储器220映象的单个地址空间，其中每个高速缓冲存储器220由所述多个节点中的一个所拥有。每个I/O适配器包含用于经由节点内总线或经由存储映象组件214及节点间结构对高速缓冲存储器220执行存储操作的直接存储器存取组件。
优选地，该装置实现为其中根据该优选实施例的硬件和软件功能分成三层的控制器设备。主机适配器(HA)—优选实施例的I/O适配器的一个示例性实例—处理与例如存储区域网络或SAN的接口。高速缓存(CA)层包含高速缓存、复制服务、虚拟化和数据迁移功能。每个虚拟盘由CA层的一个或多个实例所拥有。设备适配器(DA)—优选实施例的I/O适配器的另一个示例性实例—包含RAID功能和与驱动器的接口。每个物理阵列由DA层的一个或多个实例所拥有。
多个控制器可经由节点间结构连接在一起。优选地，该结构支持允许HA和DA硬件的任何实例直接对CA存储器的任何实例传送数据的共享存储模型。该结构还支持消息传递系统，该系统允许HA、CA和DA功能的任何实例与任何其他功能通信。
图3示出根据此优选实施例的包括两个进行通信的控制器302、304的装置的示例性布置。每个控制器302、304通常与另一个冗余控制器成对以便实现更高的可用性，但是为了简单在图3内未示出该冗余控制器。
HA 306包含将每个I/O请求引导到拥有编址的虚拟盘的特定CA层308的路由选择组件。类似的，CA 308包含将每个I/O请求引导到拥有编址的物理阵列312的DA层310的路由选择组件。
在此示例性布置内，可提供一种可在节点的对等网络内操作的装置的操作方法，其中每个节点包括一个或多个I/O适配器、高速缓冲存储器和存储映象组件。该方法包括由存储映象组件向I/O适配器呈现跨多个高速缓冲存储器映象的单个地址空间，其中每个高速缓冲存储器由一个节点所拥有；并且代表I/O适配器，经由节点内总线或经由存储映象器和节点间结构通过直接存储器存取对高速缓冲存储器执行存储操作。
该优选实施例的特征支持以低开销的I/O请求的零拷贝数据传送和内部路由选择。
图4示出根据优选实施例的包括进行通信的一对控制器的示例性布置的操作方法，其根据下面的伪代码响应于例如从主机接收到的读请求进行操作：
HA1接收对于虚拟盘的读命令
路由器1解码虚拟盘号并将请求入队到CA1
  CA1 在CA1中分配缓冲区
  CA1 将请求映象到物理阵列并将请求入队到DA2
      DA2向盘发出读命令
      DA2通过DMA向CA1写数据
      DA2将应答入队到CA1
  CA1 将应答入队到HA1
HA1 通过DMA从CA1读数据
HA1 向主机发送状态
本领域内的普通技术人员将容易理解，具有适当的修改的相应过程可应用于其他I/O请求，诸如写请求。
这样，根据优选实施例的布置的操作方法可概括如下。
连接到主机的HA适配器接收针对将从虚拟盘执行的读操作的主机命令(步骤402)。路由器解码该命令(步骤406)，并将该请求入队到所属高速缓存层(步骤408)。高速缓存层在其高速缓存内分配缓冲区(步骤412)。路由器413将重映象的请求入队到合适的设备适配器(步骤414)，而该设备适配器向盘发出读命令(步骤416)。
设备适配器接收到从盘读取的数据(步骤418)，使用由存储映象组件提供的单个地址空间通过DMA将数据写入高速缓存内的缓冲区(步骤420)，并将应答入队到高速缓存层(步骤422)。高速缓存层将该应答入队到主机适配器(步骤426)。主机适配器通过DMA从高速缓存中的缓冲区读取数据(步骤428)，并将数据和状态返回给主机(步骤430)。
在此示例中，主机I/O适配器和设备I/O适配器可根据本发明的实施例与结构和设备配合操作，从而经由对高速缓冲存储器的DMA操作提供在存储设备和主机之间的双向零拷贝数据传送。
本领域内的普通技术人员应容易理解，本发明的优选实施例可以例如布置成在装置的网络内操作的存储控制器来实现，并且可包括例如存储区域网络控制器。
对于本领域内的技术人员来说明显地，本发明的方法可适合地以逻辑设备来实现，该逻辑设备包括执行该方法的步骤的逻辑装置，并且这样的逻辑装置可包括硬件组件或固件组件。
对于本领域内的技术人员来说同样明显地，本发明的逻辑布置可适合地以逻辑设备来实现，该逻辑设备包括执行该方法的步骤的逻辑装置，并且这样的逻辑装置可包括诸如可编程逻辑阵列内的逻辑门的组件。这样的逻辑布置可进一步实现为使能装置，用于使用例如可使用固定或可传送的承载介质来存储的虚拟硬件描述符语言在这样的阵列中临时或永久地建立逻辑结构。
应该理解，上述方法还可适合地完全或部分在一个或多个处理器(未示出)上运行的软件中实现，并且该软件可被提供为承载在诸如磁性或光学计算机盘的任何合适的数据载体(也未示出)上的计算机程序组件。用于传送数据的通道同样可包括所有描述的存储介质以及信号承载介质，诸如有线或无线信号介质。
因此，本发明还可适合地完全或部分实现为与计算机系统一起使用的计算机程序产品。这样的实现可包括这样的一系列计算机可读指令，该指令或者固定在诸如计算机可读介质(例如软磁盘、CD-ROM、ROM或硬盘)的有形介质上，或者可通过包括但不局限于光或模拟通信线路的有形介质或无形地使用包括但不局限于微波、红外线或其他传输技术的无线技术经由调制解调器或其他接口设备传送到计算机系统。
本领域内的技术人员应理解，这样的计算机可读指令可以用于多种计算机体系结构或操作系统的多种程序设计语言来编写。另外，这样的指令可使用包括但不局限于半导体、磁性或光学的目前或将来的任何存储技术存储，或者使用包括但不局限于光、红外线或微波的目前或将来的任何通信技术传输。可预期的是，这样的计算机程序产品可作为具有随附的印刷或电子文档的可移动介质(例如预加载到计算机系统例如在系统ROM或固定盘上的紧缩套装软件)来发布，或者在例如因特网或万维网的网络上从服务器或电子公告板发布。
还应理解，对于本领域内的普通技术人员来说显而易见地，可对上述的优选实施例进行多种进一步的修改。

Claims (21)

1.一种用于具有多个节点的对等网络的节点的装置，该装置包括：
一个或多个I/O适配器；
高速缓存组件；
一个或多个节点间路由选择组件；
存储映象组件，用于向所述I/O适配器呈现跨多个存储元件映象的单个地址空间，其中每个存储元件都与上述高速缓存组件相关联；以及
直接存储器存取组件，用于代表所述I/O适配器经由所述存储映象组件对所述存储元件执行存储操作。
2.根据权利要求1的装置，其中上述I/O适配器包括主机系统适配器。
3.根据权利要求1的装置，其中上述I/O适配器包括数据存储设备适配器。
4.根据权利要求1的装置，其中上述网络包括光纤通道结构。
5.根据权利要求1的装置，其中上述网络包括存储区域网络。
6.根据权利要求5的装置，其中上述存储区域网络包括存储器虚拟化控制器。
7.根据权利要求1的装置，包括逻辑装置。
8.根据权利要求1的装置，其中上述逻辑装置包括可编程逻辑元件。
9.根据权利要求3的装置，其中上述数据存储设备适配器可与存储器阵列合作。
10.根据权利要求9的装置，其中上述存储器阵列包括RAID阵列。
11.一种对节点的对等网络中的节点进行操作的方法，该节点包括一个或多个I/O适配器、高速缓存组件和存储映象组件；该方法包括步骤：
由存储映象组件向所述I/O适配器呈现跨多个存储元件映象的单个地址空间，其中每个存储元件都与上述高速缓存组件相关联；以及
由直接存储器存取组件代表所述I/O适配器经由所述存储映象组件对所述存储元件执行存储操作。
12.根据权利要求11的方法，其中上述I/O适配器包括主机系统适配器。
13.根据权利要求11的方法，其中上述I/O适配器包括数据存储设备适配器。
14.根据权利要求11的方法，其中上述网络包括光纤通道结构。
15.根据权利要求11的方法，其中上述网络包括存储区域网络。
16.根据权利要求15的方法，其中上述存储区域网络包括存储器虚拟化控制器。
17.根据权利要求11的方法，包括逻辑装置。
18.根据权利要求17的方法，其中上述逻辑装置包括可编程逻辑元件。
19.根据权利要求13的方法，其中上述数据存储设备适配器可与存储器阵列合作。
20.根据权利要求19的方法，其中上述存储器阵列包括RAID阵列。
21.一种包括计算机程序代码的计算机程序，当该计算机程序代码被加载到计算机系统内并且在其上执行时，使所述计算机执行根据权利要求11至20中的任意一项的方法的步骤。
CNB2006100584944A 2005-04-08 2006-03-28 具有共享的高速缓存地址空间的数据存储系统及其操作方法 Active CN100545797C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GBGB0507160.0A GB0507160D0 (en) 2005-04-08 2005-04-08 Data storage system with shared cache address space
GB0507160.0 2005-04-08

Publications (2)

Publication Number Publication Date
CN1845059A true CN1845059A (zh) 2006-10-11
CN100545797C CN100545797C (zh) 2009-09-30

Family

ID=34610830

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100584944A Active CN100545797C (zh) 2005-04-08 2006-03-28 具有共享的高速缓存地址空间的数据存储系统及其操作方法

Country Status (3)

Country Link
US (3) US7366797B2 (zh)
CN (1) CN100545797C (zh)
GB (1) GB0507160D0 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103019963A (zh) * 2012-12-31 2013-04-03 华为技术有限公司 一种高速缓存的映射方法及存储设备
CN107920258A (zh) * 2016-10-11 2018-04-17 中国移动通信有限公司研究院 一种数据处理方法及装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0507160D0 (en) * 2005-04-08 2005-05-18 Ibm Data storage system with shared cache address space
KR101505005B1 (ko) * 2008-12-05 2015-03-24 삼성전자주식회사 메모리 장치 및 메모리 장치의 관리 방법
US9229791B1 (en) * 2012-08-24 2016-01-05 Qlogic, Corporation System and method for high speed multiple buffer allocation

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5127094A (en) * 1987-11-09 1992-06-30 Hitachi, Ltd. Virtual storage type computer system
US5341493A (en) * 1990-09-21 1994-08-23 Emc Corporation Disk storage system with write preservation during power failure
US5819310A (en) * 1996-05-24 1998-10-06 Emc Corporation Method and apparatus for reading data from mirrored logical volumes on physical disk drives
US6141373A (en) * 1996-11-15 2000-10-31 Omnipoint Corporation Preamble code structure and detection method and apparatus
US6304946B1 (en) * 1999-07-01 2001-10-16 Emc Corporation System and method for optimizing cache write backs to disks
FR2814885B1 (fr) * 2000-10-03 2003-05-30 Mitsubishi Electric Inf Tech Methode de synchronisation de stations de base
JP2004302556A (ja) * 2003-03-28 2004-10-28 Hitachi Ltd 複数の計算機システム間でのデータ共有方法およびディスク制御装置
KR100594156B1 (ko) * 2004-09-10 2006-06-28 삼성전자주식회사 다중 입력 다중 출력 방식을 사용하는 직교 주파수 분할다중 통신시스템에서 프리앰블 시퀀스 송/수신 방법
KR100899749B1 (ko) * 2005-01-13 2009-05-27 삼성전자주식회사 다중 입력 다중 출력 방식을 사용하는 직교 주파수 분할 다중 통신시스템에서 프리앰블 시퀀스 송수신 방법
GB0507160D0 (en) * 2005-04-08 2005-05-18 Ibm Data storage system with shared cache address space
US9225416B2 (en) * 2005-10-27 2015-12-29 Qualcomm Incorporated Varied signaling channels for a reverse link in a wireless communication system
HUE043935T2 (hu) * 2006-06-13 2019-09-30 Qualcomm Inc Fordított irányú összeköttetés teljesítményvezérlése vezeték nélküli kommunikációs rendszerekben

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103019963A (zh) * 2012-12-31 2013-04-03 华为技术有限公司 一种高速缓存的映射方法及存储设备
CN103019963B (zh) * 2012-12-31 2016-07-06 华为技术有限公司 一种高速缓存的映射方法及存储设备
CN107920258A (zh) * 2016-10-11 2018-04-17 中国移动通信有限公司研究院 一种数据处理方法及装置
CN107920258B (zh) * 2016-10-11 2020-09-08 中国移动通信有限公司研究院 一种数据处理方法及装置

Also Published As

Publication number Publication date
US20060230197A1 (en) 2006-10-12
US20080195812A1 (en) 2008-08-14
US8055804B2 (en) 2011-11-08
US7865625B2 (en) 2011-01-04
US20080183962A1 (en) 2008-07-31
US7366797B2 (en) 2008-04-29
CN100545797C (zh) 2009-09-30
GB0507160D0 (en) 2005-05-18

Similar Documents

Publication Publication Date Title
US10542333B2 (en) Technologies for a low-latency interface to data storage
US9557922B2 (en) System and method for peer-to-peer PCIe storage transfers
US20180150240A1 (en) Technologies for offloading i/o intensive operations to a data storage sled
CN1324450C (zh) 存储系统和存储控制装置及存储控制装置的控制方法
US9285995B2 (en) Processor agnostic data storage in a PCIE based shared storage environment
US7353321B2 (en) Integrated-circuit implementation of a storage-shelf router and a path controller card for combined use in high-availability mass-storage-device shelves that may be incorporated within disk arrays
US9513825B2 (en) Storage system having a channel control function using a plurality of processors
US8281084B2 (en) Method and interface for access to memory within a first electronic device by a second electronic device
US9652182B2 (en) Shareable virtual non-volatile storage device for a server
CN1708742A (zh) 在存储区域网中实现存储虚拟化的方法与装置
US9760314B2 (en) Methods for sharing NVM SSD across a cluster group and devices thereof
CN1648842A (zh) 具有多个接口的存储装置
JP2007148764A (ja) データストレージシステム及びデータストレージ制御装置
US11210240B2 (en) Memory appliance couplings and operations
CN1902601A (zh) 数据存储系统
CN1845059A (zh) 具有共享的高速缓存地址空间的数据存储系统及其操作方法
US11029847B2 (en) Method and system for shared direct access storage
CN101044466A (zh) 用于优化网络中的数据传送的方法和系统
CN100351766C (zh) 一种磁盘阵列系统
JP5995427B2 (ja) ストレージ・アプライアンス・システム、そのための方法、コンピュータ・プログラムおよびアプリケーション・サーバ
WO2024001850A1 (zh) 数据处理系统、方法、装置和控制器
US9489136B2 (en) Interrupt driven memory signaling
JP2002116883A (ja) ディスクアレイ制御装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: GOOGLE INC.

Free format text: FORMER OWNER: INTERNATIONAL BUSINESS MACHINES CORP.

Effective date: 20120428

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20120428

Address after: American California

Patentee after: Google Inc.

Address before: American New York

Patentee before: International Business Machines Corp.

CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: American California

Patentee after: Google limited liability company

Address before: American California

Patentee before: Google Inc.